독학사2단계_컴퓨터시스템구조_4장 CPU의 구조와 기능

4장 CPU의 구조와 기능

가. CPU 구성요소

1) 산술논리장치( ALU; Arithmetic Logic Unit )

i) 산술연산장치                                                                                  ii) 논리연산장치

                        

iii) 상태 레지스터와 플래그 값

2) 레지스터( Register )

레지스터의 소자는 모두 플립플롭이며 레지스터 고유의 이름이 고유의 주소를 가진다

3) 제어장치( Control Unit )

주기억 장치에있는 명령어를 순서대로 불러와서 해독한다음 각 장치에 신호를 보내 처리하도록 하는 장치

--반복--------------------------------

PC에 기억된 주소 → MAR로 전송

MAR에 있는 명령어 → MBR & PC값 += 1

MBR → IR

IR → 제어장치의 해독기

제어신호 → ALU 또는 다른 장치

--------------------------------------

4) 내부버스( Bus )

i) 내부버스

CPU의 연산 장치와 레지스터 간의 정보 전송 경로

레지스터들 끼리 전용 선을 사용하게 된다면 너무 복잡해지므로 공용 버스 시스템을 사용한다.

Decoder에다가 제어 신호를 넣어서 연결하길 원하는 레지스터의 제어선을 Set하면 된다.

ii) 외부버스

CPU와 외부장치 간의 정보 전송 경로

주기억 장치 버스 (CPU와 주기억 장치간의 전송 경로)

입출력버스 (CPU와 입출력 장치간의 전송 경로)

나. 명령어 사이클

1) 마이크로 연산(Micro Operation)

1개의 클록 펄스 동안 레지스터의 데이터가 실행하는 것으로 명령어 수행의 기본 동작이다.

※ Operation

메모리에저장되어서 CPU에 의해 실행되기 위한 2진수 코드

※ Micro Operation

CPU 내에서 동작을 하는 기본 단위로써, 한 클록 펄스 동안 실행되는 기본 동작으로 이것이 모여 Operation이 된다.

i) Micro Cycle

하나의 Micro Operation이 실행되는 과정

ii) Micro Cycle Time

하나의 Micro Operation이 실행되기에 걸리는 시간

iii) Micro Operation을 제어하는 방법(타이밍 순차?)

동기식은 클록 발생기와 동기된다.

비동기식은 타이밍 신호가 이전의 Micro Operation이 끝난 후 발생한다.

-i) 동기 고정식

Micro Operation 中, 가장 수행시간이 긴 것을 클록 주기로 정해서 Micro Cycle Time과 같도록 한다.

구현은 간단해지나 CPU의 사용시간이 낭비된다.

-ii) 동기 가변식

Micro Operation 수행시간이 유사한 것들끼리 모아서 각 군마다 서로 다른 Cycle Time을 정한다.

구현은 복잡해지나 CPU의 효율적 사용이 가능하다.

-iii) 비동기식

Micro Operation마다 Micro Cycle Time을 다르게 설정하는 방법

복잡해서 잘 사용안한다.

2) 명령어 인출 사이클(Fetch Cycle)

주기억 장치에서 명령어를 읽어오는 단계

MAR ← PC

MBR ← M[MAR], PC ← PC + 1

IR ← MBR

이후에는 IR은 제어장치의 Decoder에 보게되고 명령이 해독되서 ALU(or 다른 기타 장치)에 명령어를 처리하도록 제어신호보낸다.

3) 명령어 실행 사이클(Execute Cycle)

명령어마다 별도의 마이크로 오퍼레이션의 순서가 있다.

EX) ADD X

MBR ← M[MAR]

AC ← AC + MBR

EX) LOAD X

MAR ← IR(addr)

MBR ← M[MAR]

AC ← MBR

EX) STA X 

MAR ← IR(addr)

MBR ← AC

M[MAR] ← MBR

다. 명령어 파이프라이닝

명령어 파이프라인(Instruction Pipeline)은 명령어를 읽어 순차적으로 실행하는 프로세서에 적용되는 기술