독학사2단계_컴퓨터시스템구조_3장 디지털 논리회로

3장 디지털 논리회로

가. 부울대수 및 논리게이트

1) 부울대수

가장 중요한건 분배 법칙이다!!!

흡수법칙도 중요하다

           

그냥 중요해보이는 증명

2) 부울함수의 간략화

카르노 맵(Karnaugh Map)

Don't Care 조건은 처음보는데 걍 별거 없음. 걍 무시하거나 포함하면 됨

3) 논리게이트 - AND, OR, NOT, XOR, NAND, NOR 등

4) 논리 회로(Logic Diagram)

나. 조합 논리회로

1) 가산기

i) 반 가산기(Half Adder)

                               

ii) 전 가산기(Full Adder)

2) 멀티플렉서(MUX; Multiplexer), 디-멀티플렉서(DEMUX; Demultiplexer)

i) 멀티 플렉서(MUX)

다수의 입력선 중 한 곳을 선택해서 입력을 받아 출력한다. 선택에는 선택선이 제어한다.

ii) 디-멀티 플렉서(DEMUX)

하나의 입력을 다수의 출력선 중 한 곳을 선택해서 출력한다. 선택에는 선택 신호가 제어한다.

3) 인코더(Encoder), 디코더(Decoder)

i) 인코더(Encoder)

ii) 디코더(Decoder)

다. 순차 논리회로

1) 플립플롭(Flip-Flop)

i) SR 플립플롭

ii) D 플립플롭

SR 플립플롭의 S선과 NOT게이트가 붙인 R선을 묶어서 D선으로 만듬. S와 R이 1일때 불능인 상태를 고침

iii) JK 플립플롭

SR 플립플롭에다가 AND게이트 두개를 더 붙임으로써 SR 플립플롭에서 S와 R이 1일때 반대(토글(Toggle))이 되게끔 함

iv) T 플립플롭

JK플립플롭의 J와 K선을 T선으로 묶음.

2) 레지스터(Register)

레지스터는 2진 정보를 저장하는 기억소자로 플립플롭이 여러 개 모여서 구성된다. 아래는 4Bit의 Shift 레지스터이다.

3) 카운터(Counter)

카운터는 여러개의 플립프롧으로 구성되며 레지스터의 특수한 형태이다. CP(Clock Pulse)와 플립플롭의 상태가 순차적으로 변하는 순차논리회로이다.

동기식 카운터와 비동기식 카운터로 나뉜다.

i) 동기식 카운터

회로의 모든 플립플롭의 하나의 공통 클록을 동시에 공급받도록 구성된 회로

설계방법이 까다롭지만 오차가 없고 정확도가 크다

ii) 비동기식 카운터

플립플롭들이 서로 다른 클록을 사용하는 형태로 구성된 회로

설계는 쉬우나 오차 발생 가능성이 크다

4) 메모리셀

순차논리회로를 이용하여 1Bit씩 저장하는 공간이다.